二、        系統(tǒng)特點(diǎn)
1、    自動(dòng)連線/手工連線雙模式，適應(yīng)模塊實(shí)驗(yàn)、課程設(shè)計(jì)、電子制作競(jìng)賽、研發(fā)多種需要；
2、    同時(shí)支持EDA、DSP、SOPC系統(tǒng)的仿真、開發(fā)；
3、    采用集成度高、運(yùn)行速度極高的FPGA器件作為控制芯片，******運(yùn)行速度高；
4、    自帶50M邏輯分析儀，可以監(jiān)視CPLD/FPGA引腳信號(hào)；
5、    支持二次開發(fā)，自帶Keil仿真器，可以直接在KEIL uV2或uV3界面中下載、調(diào)試用戶程序；
6、    實(shí)驗(yàn)系統(tǒng)電路模塊整齊、清晰，實(shí)驗(yàn)用元器件符號(hào)、結(jié)構(gòu)直觀明了；
7、    印制電路板采用金屬噴漆鍍膜降低環(huán)境噪聲；上層連線較少，防止尖狀物損壞電路板上層連線；
8、    印制板生產(chǎn)全部采用波峰焊＋貼片焊接技術(shù)，焊點(diǎn)可靠、整齊美觀；
9、    實(shí)驗(yàn)插孔采用疊式自鎖鍍金大孔，接觸可靠，便于維護(hù)；
10、外殼采用防火/抗震材料，轉(zhuǎn)角采用鋁合金加固，結(jié)構(gòu)結(jié)實(shí)、經(jīng)久耐磨；

三、        主要技術(shù)性能
1、  電源
輸入：110V～240V寬適應(yīng)交流輸入；
輸出：±5V（≥3A），具有過(guò)流、短路保護(hù)功能；
2、  EDA主機(jī)
①        目標(biāo)芯片資源軟開放＋硬開放

EDA6000采用FPGA可重配置技術(shù)實(shí)現(xiàn)目標(biāo)芯片的資源軟開放和硬開放雙重開放。
②        支持軟件連線和硬件手工連線

EDA6000采用“軟件配置” 技術(shù)，在軟件上接好需要的連線，下載到實(shí)驗(yàn)儀即可實(shí)現(xiàn)硬件接線，如果連線有沖突例如輸入輸出短路等，軟件還會(huì)給出錯(cuò)誤提示；這樣可以避免硬接線因接錯(cuò)線而導(dǎo)致實(shí)驗(yàn)系統(tǒng)損壞的可能。同時(shí)軟件接線另外一個(gè)優(yōu)點(diǎn)在于可以將連線方案保存在磁盤上，便于下次使用。實(shí)驗(yàn)儀的系統(tǒng)工作頻率也通過(guò)軟件方式設(shè)置，無(wú)需跳線，避免接插件噪聲。
③        智能譯碼

EDA6000采用智能譯碼技術(shù)，與軟件連接技術(shù)相似，軟件上設(shè)置好譯碼方式后，下載到實(shí)驗(yàn)儀上即可在實(shí)驗(yàn)儀實(shí)現(xiàn)所要求的譯碼電路。智能譯碼提供無(wú)限制的多種模式，并可以將譯碼定義保存在磁盤上。
④        雙工作模式

學(xué)生在進(jìn)行驗(yàn)證性實(shí)驗(yàn)過(guò)程中，除了可以用模式配置軟件進(jìn)行連線外，還可以通過(guò)系統(tǒng)鍵盤操作實(shí)現(xiàn)已經(jīng)與之的24種連線方案，簡(jiǎn)化了一部分操作過(guò)程；
⑤        邏輯分析儀（50M）

在EDA實(shí)驗(yàn)和EDA設(shè)計(jì)中，單憑有限的輸出設(shè)備（數(shù)碼管、發(fā)光二極管）是不能完全發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤，更不能觀察、理解信號(hào)的先后時(shí)序關(guān)系。在電路工作于高頻狀態(tài)時(shí)，這種情況尤其突出。EAD6000提供了8路邏輯分析儀，采樣頻率可達(dá)50MHz，采樣深度達(dá)32K，并可指定采樣的觸發(fā)條件?？梢詫㈦娐返墓ぷ鳡顟B(tài)采樣回來(lái)，以波形的方式顯示出來(lái)，讓學(xué)生直觀地看到電路的工作時(shí)序，查出產(chǎn)生錯(cuò)誤的原因。
⑥        軟、硬件結(jié)合

EDA6000實(shí)驗(yàn)系統(tǒng)采用軟、硬件結(jié)合技術(shù)，可以在PC機(jī)的軟件上定義實(shí)驗(yàn)所要連線，下載到實(shí)驗(yàn)儀上即可。實(shí)驗(yàn)儀運(yùn)行的結(jié)果可以在軟件上觀察到，如果想觀察高速信號(hào)，就用邏輯分析儀采樣，傳上來(lái)進(jìn)行分析。軟件可以將RAM的數(shù)據(jù)下載到實(shí)驗(yàn)儀上，供實(shí)驗(yàn)儀做VGA、DAC等數(shù)據(jù)輸出類實(shí)驗(yàn)。也可將ADC采樣的到數(shù)據(jù)上載到PC機(jī)的軟件中，供學(xué)生分析、觀察、保存。
⑦        適配板與實(shí)驗(yàn)儀獨(dú)立

EDA6000實(shí)驗(yàn)儀采用FPGA/EPLD適配板與實(shí)驗(yàn)儀主體相互獨(dú)立的結(jié)構(gòu)，實(shí)驗(yàn)儀的顯示譯碼、鍵盤輸出均不占用適配板的資源。適配板與實(shí)驗(yàn)儀之間用I/O腳連接，從理論上講，這種結(jié)構(gòu)可以無(wú)限擴(kuò)展FPGA/EPLD實(shí)驗(yàn)種類，只要在FPGA/EPLD適配板上將正確的I/O信號(hào)接到實(shí)驗(yàn)儀上，就可以對(duì)這種FPGA/EPLD進(jìn)行實(shí)驗(yàn)和設(shè)計(jì)，加上 “軟件配置”技術(shù)，可擴(kuò)展性強(qiáng)，使用靈活。
⑧        支持低電壓：

電源支持1.8V、2.5V、3.3V、±5V電壓；支持1.8V、2.5V、3.3V、5V CPLD、FPGA核電壓；
⑨        配有用戶控制電路

在EDA的學(xué)習(xí)中，強(qiáng)調(diào)真實(shí)性和實(shí)用性。EAD6000實(shí)驗(yàn)系統(tǒng)提供了一個(gè)用戶CPU，并且有外圍的鍵盤、八段數(shù)碼顯示、液晶顯示屏。使得學(xué)生不僅能做EDA的分部實(shí)驗(yàn)和設(shè)計(jì)，而且可以將各部分組合起來(lái)，實(shí)現(xiàn)完整的系統(tǒng)級(jí)的設(shè)計(jì)。
⑩        支持DSP、SOPC開發(fā)

系統(tǒng)可以利用QuartusII、MATLAB、Nios進(jìn)行DSP、SOPC系統(tǒng)開發(fā)。

4、  實(shí)驗(yàn)內(nèi)容

四、        產(chǎn)品報(bào)價(jià)